Anupkumar Jayaswal / Mahesh Dembrani / Vinit Patel
Librería Samer Atenea
Librería Aciertas (Toledo)
Kálamo Books
Librería Perelló (Valencia)
Librería Elías (Asturias)
Donde los libros
Librería Kolima (Madrid)
Librería Proteo (Málaga)
Rosnąca popularność Internetu powoduje gwałtowny wzrost ilości danych przesyłanych w sieci oraz znaczny wzrost prędkości transmisji. W rezultacie przetwarzanie TCP/IP stało się wąskim gardłem. Tradycyjne oprogramowanie do przetwarzania TCP/IP na procesorach ogólnego przeznaczenia (GPP) nie jest już w stanie nadążyć za prędkością sieci. W związku z tym istnieje pilna potrzeba zaprojektowania funkcji TCP/IP o krytycznym znaczeniu dla wydajności jako specjalnych jednostek w celu przyspieszenia przetwarzania i odciążenia procesorów GPP. Takie jednostki funkcjonalne wykonujące funkcje na poziomie mikro mogą być zaimplementowane w programowalnych macierzach bramek (FPGA). FPGA, jako programowalne urządzenia sprzętowe, są szczególnie odpowiednie do zapewnienia zarówno wysokiej prędkości przetwarzania, jak i elastyczności niezbędnej do sprostania szybko zmieniającym się wymaganiom Internetu. Wyzwaniem przy projektowaniu funkcji TCP/IP jest to, że zapotrzebowanie na zaawansowane usługi wymaga od urządzeń sieciowych obsługi szerokiego zakresu aplikacji i protokołów, które jednak stale ewoluują.