Anupkumar Jayaswal / Mahesh Dembrani / Vinit Patel
Librería Samer Atenea
Librería Aciertas (Toledo)
Kálamo Books
Librería Perelló (Valencia)
Librería Elías (Asturias)
Donde los libros
Librería Kolima (Madrid)
Librería Proteo (Málaga)
La popularité croissante d’Internet stimule une croissance explosive des données transmises sur Internet ainsi qu’une augmentation spectaculaire des vitesses de transmission. En conséquence, le traitement TCP/IP est devenu un goulot d’étranglement. Le traitement TCP/IP traditionnel basé sur des logiciels et utilisant des processeurs à usage général (GPP) n’est plus en mesure de suivre le rythme des vitesses des réseaux. Il est donc urgent de concevoir des fonctions TCP/IP critiques pour les performances sous forme d’unités spéciales afin d’accélérer les vitesses de traitement et de décharger les GPP des tâches de traitement. Ces unités fonctionnelles exécutant des fonctions au niveau micro peuvent être mises en œuvre sur des matrices de portes programmables sur site (FPGA). Les FPGA, en tant que dispositifs matériels programmables, sont particulièrement adaptés pour offrir à la fois des vitesses de traitement élevées et la flexibilité nécessaire pour répondre à l’évolution rapide de l’Internet. L’un des défis de la conception de la fonction TCP/IP réside dans le fait que la demande de services avancés exige que les dispositifs réseau prennent en charge un large éventail d’applications et de protocoles, lesquels sont en constante évolution.
